本公開實(shí)施例涉及半導(dǎo)體，涉及但不限于一種測試電路及存儲(chǔ)器。

背景技術(shù)：

1、隨著集成電路的高度集成化，現(xiàn)在掣肘集成電路產(chǎn)業(yè)的就是測試方法。因?yàn)樵缙诩呻娐返膬?nèi)部模塊不多，邏輯功能單一，工藝相對(duì)簡單，在測試機(jī)上實(shí)現(xiàn)功能測試相對(duì)容易。而如今，測試成本的快速增長已經(jīng)達(dá)到生產(chǎn)商無法承受的地步。隨著對(duì)測試方法學(xué)的不斷研究，對(duì)于復(fù)雜的、大規(guī)模的集成電路設(shè)計(jì)項(xiàng)目必須要提前在集成電路產(chǎn)品的設(shè)計(jì)階段，就考慮如何對(duì)產(chǎn)品進(jìn)行測試，這樣能大大縮短產(chǎn)品的測試時(shí)間，從而降低成本，提高產(chǎn)品的競爭力。因此，產(chǎn)品內(nèi)的測試電路的設(shè)計(jì)及其優(yōu)化是本領(lǐng)域亟待解決的問題之一。

技術(shù)實(shí)現(xiàn)思路

1、有鑒于此，本公開實(shí)施例提供一種測試電路及存儲(chǔ)器。

2、第一方面，本公開實(shí)施例提供一種測試電路，應(yīng)用于存儲(chǔ)器的外圍電路；所述存儲(chǔ)器包括至少一組第一數(shù)據(jù)輸出單元和至少一組第二數(shù)據(jù)輸出單元；所述測試電路包括：

3、數(shù)據(jù)生成單元，用于生成第一待測隨機(jī)數(shù)據(jù)，且連接至少一組所述第一數(shù)據(jù)輸出單元；

4、數(shù)據(jù)控制單元，連接所述數(shù)據(jù)生成單元和至少一組所述第二數(shù)據(jù)輸出單元；

5、第一數(shù)據(jù)控制端，連接所述數(shù)據(jù)生成單元以及所述數(shù)據(jù)控制單元，用于接收第一控制信號(hào)；

6、第二數(shù)據(jù)控制端，連接所述數(shù)據(jù)控制單元，用于接收第二控制信號(hào)；

7、其中，所述數(shù)據(jù)生成單元用于根據(jù)所述第一控制信號(hào)確定是否將所述數(shù)據(jù)生成單元生成的原始隨機(jī)數(shù)據(jù)反相后，作為所述第一待測隨機(jī)數(shù)據(jù)，輸出到所述第一數(shù)據(jù)輸出單元；所述數(shù)據(jù)控制單元用于根據(jù)所述第一控制信號(hào)和第二控制信號(hào)確定是否將所述第一待測隨機(jī)數(shù)據(jù)反相后，作為第二待測隨機(jī)數(shù)據(jù)，輸出到所述第二數(shù)據(jù)輸出單元。

8、第二方面，本公開實(shí)施例提供一種存儲(chǔ)器，包括：

9、存儲(chǔ)單元陣列；

10、至少一組第一數(shù)據(jù)輸出單元和至少一組第二數(shù)據(jù)輸出單元；

11、外圍電路；其中，所述外圍電路包括如上述任一測試電路。

12、本公開實(shí)施例中，測試電路利用一個(gè)數(shù)據(jù)生成單元生成第一待測隨機(jī)數(shù)據(jù)提供給第一數(shù)據(jù)輸出單元；并且數(shù)據(jù)控制單元根據(jù)第一數(shù)據(jù)控制端與第二數(shù)據(jù)控制端提供的第一控制信號(hào)與第二控制信號(hào)確定是否將第一待測隨機(jī)數(shù)據(jù)反相，作為第二待測隨機(jī)數(shù)據(jù)提供給第二數(shù)據(jù)輸出單元。如此，該測試電路僅需要一個(gè)數(shù)據(jù)生成單元就可以分別為第一數(shù)據(jù)輸出單元與第二數(shù)據(jù)輸出單元提供待測隨機(jī)數(shù)據(jù)，可以簡化電路，減少對(duì)外圍電路線道資源的占用，且能夠降低電路功耗。

技術(shù)特征：

1.一種測試電路，其特征在于，應(yīng)用于存儲(chǔ)器的外圍電路；所述存儲(chǔ)器包括至少一組第一數(shù)據(jù)輸出單元和至少一組第二數(shù)據(jù)輸出單元；所述測試電路包括：

2.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述數(shù)據(jù)控制單元包括：

3.根據(jù)權(quán)利要求2所述的測試電路，其特征在于，所述控制信號(hào)處理單元包括：

4.根據(jù)權(quán)利要求2所述的測試電路，其特征在于，所述數(shù)據(jù)選擇單元包括：

5.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述測試電路還包括：

6.根據(jù)權(quán)利要求5所述的測試電路，其特征在于，所述測試調(diào)整單元包括：

7.根據(jù)權(quán)利要求6所述的測試電路，其特征在于，所述第一位置調(diào)整電路包括：

8.根據(jù)權(quán)利要求5所述的測試電路，其特征在于，所述測試電路還包括：

9.根據(jù)權(quán)利要求8所述的測試電路，其特征在于，每一組所述指令計(jì)數(shù)單元包括：

10.根據(jù)權(quán)利要求9所述的測試電路，其特征在于，所述第二位置調(diào)整電路包括：

11.根據(jù)權(quán)利要求1所述的測試電路，其特征在于，所述數(shù)據(jù)生成單元包括：線性反饋移位寄存器；所述線性反饋移位寄存器包括：

12.根據(jù)權(quán)利要求11所述的測試電路，其特征在于，所述超前進(jìn)位單元包括：觸發(fā)器和組合邏輯電路單元；

13.根據(jù)權(quán)利要求11所述測試電路，其特征在于，所述采樣電路包括：

14.一種存儲(chǔ)器，其特征在于，包括：

技術(shù)總結(jié)
本公開實(shí)施例提供一種測試電路及存儲(chǔ)器。該測試電路應(yīng)用于存儲(chǔ)器的外圍電路，該存儲(chǔ)器包括至少一組第一數(shù)據(jù)輸出單元和至少一組第二數(shù)據(jù)輸出單元。該測試電路包括：數(shù)據(jù)生成單元用于生成第一待測隨機(jī)數(shù)據(jù)且連接至少一組第一數(shù)據(jù)輸出單元；數(shù)據(jù)控制單元連接數(shù)據(jù)生成單元和至少一組第二數(shù)據(jù)輸出單元；第一數(shù)據(jù)控制端連接數(shù)據(jù)生成單元以及數(shù)據(jù)控制單元用于接收第一控制信號(hào)；第二數(shù)據(jù)控制端連接數(shù)據(jù)控制單元用于接收第二控制信號(hào)；數(shù)據(jù)生成單元用于根據(jù)第一控制信號(hào)確定是否將數(shù)據(jù)反相；數(shù)據(jù)控制單元用于根據(jù)第一控制信號(hào)和第二控制信號(hào)確定是否將數(shù)據(jù)反相。本公開實(shí)施例的方案可以簡化電路，節(jié)省資源。

技術(shù)研發(fā)人員：鄒曉賽,陸天辰
受保護(hù)的技術(shù)使用者：長鑫科技集團(tuán)股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/6/26